Un événement imaginé par
ALTERNANCE - VÉRIFICATION

Description
VOTRE MISSION
-Effectuer des vérifications formelles basées sur des assertions
-Evaluer et adapter les outils de CAO et intégrer éventuellement de nouveaux outils avec la rédaction d’un guide utilisation pour le déploiement
-Spécifier et développement les outils d’aide à la conception en Python
-Concevoir des composants matériel en SystemVerilog pour le Silicium ou la Vérification
-Définir et implémenter des librairies de composants de Verification
- Développer et réaliser des simulations de logiciel de vérification en C ou en SystemVerilog
- Automatiser et optimiser nos flows
VOTRE PROFIL :
- Vous êtespréférablement en école d'Ingénieur
- Vous avez une bonne ouverture d’esprit, disposez de bonnes capacités de
communication, vous faites preuve d’agilité et de créativité
- Le métier de la vérification requiert une approche type « détective » et la
recherche de solutions conduit à sortir des sentiers battus
- Vous avez des compétences en conception digitale (Verilog ou VHDL), en
programmation et en scripting (ex: Python). Des notions de vérification
telles que la simulation digitale, l’UVM (Universal Verification Methodology)
ou les techniques formelles sont un plus
Expérience
Thématique
Localisation du poste
Nombre de poste à pourvoir
1